MOS管泄漏電流的原因
功耗是由漏電流引起的，尤其是在較低閾值電壓下。了解MOS晶體管漏電流的六種不同原因。

1.反向偏置-PN結處的泄漏電流
2.漏電流低于閾值
3.由于排水造成的障礙物減少
4.第V次滾降
5.工作環(huán)境溫度的影響
6.漏電流隧穿進(jìn)入并穿過(guò)柵極氧化物
7.由于熱載流子注入從襯底到柵極氧化物層的電流泄漏
8.由于柵極（GIDL）產(chǎn)生的漏極減少而導致的電流泄漏
在繼續之前，請確保您理解MOS晶體管的基本概念，因為這將有助于您理解以下內容。

1.反向偏置pn結泄漏電流
在晶體管操作期間，MOS晶體管的漏極/源極和襯底結被反向偏置。因此，器件的漏電流被反向偏置。這種漏電流可能是由反向偏置區域中的少數載流子漂移/擴散以及雪崩效應產(chǎn)生的電子-空穴對引起的。pn結處的反向偏置漏電流由摻雜濃度和結面積決定。
在漏極/源極和襯底區域中的強摻雜pn結中，帶對帶隧穿（BTBT）效應主導反向偏置漏電流。電子在帶間隧穿中從p價(jià)區的帶直接隧穿到n導通區的帶。對于大于10 6 V/cm的電場(chǎng)，BTBT是明顯的。

圖1。MOS晶體管反向偏置PN結中的帶間隧道
值得注意的是，在這項研究的背景下，我們將隧穿定義為即使電子的能量遠低于勢壘也會(huì )發(fā)生。


2.亞閾值泄漏電流
當柵極電壓小于閾值（Vth）但大于零時(shí)，晶體管被認為在亞閾值或弱反轉區中被偏置。在弱反轉中，少數載流子的濃度很小，但不是零。在|VDS|典型值＞0.1V的情況下，整個(gè)電壓降發(fā)生在漏極-襯底pn結處。
平行于漏極和源極之間的Si-SiO接觸的電場(chǎng)分量是最小的。由于電場(chǎng)較小，漂移電流較低，亞閾值電流主要是擴散電流
排水誘導屏障降低（DIBL）
漏極引起的勢壘降低（DIBL）是亞閾值漏電流的主要原因。漏極和源極的耗盡區在短溝道器件中相互作用以降低源極勢壘。亞閾值泄漏電流源自于將電荷載流子注入溝道表面的源極。
DIBL在高漏極電壓和短溝道器件中是明顯的。
第五次滾降
MOS器件的閾值電壓隨著(zhù)溝道長(cháng)度的減小而下降。V th滾降是對這種現象（或閾值電壓滾降）的命名。短溝道器件中的漏極和源極耗盡區進(jìn)一步延伸到溝道長(cháng)度中，耗盡溝道的一部分。
因此，反轉溝道需要較低的柵極電壓，從而降低閾值電壓。這種效應在較高的漏極電壓下更為明顯。因為亞閾值電流與閾值電壓成反比，所以降低閾值電壓會(huì )增加亞閾值泄漏電流。
工作溫度的影響
泄漏電流也受到溫度的影響。閾值電壓隨著(zhù)溫度的升高而下降。換句話(huà)說(shuō)，隨著(zhù)溫度的升高，亞閾值電流也會(huì )升高。

3.隧穿柵極氧化物泄漏電流
薄柵極氧化物在短溝道器件中的SiO層上提供大的電場(chǎng)。當氧化物厚度較低且電場(chǎng)較高時(shí)，電子從襯底隧穿到柵極，并從柵極穿過(guò)柵極氧化物隧穿到襯底，從而產(chǎn)生柵極-氧化物隧穿電流。
請考慮圖中所示的頻帶圖。


圖2:具有（a）平坦帶、（b）正柵極電壓和（c）負柵極電壓的MOS晶體管的能帶圖
第一個(gè)圖，圖2（a），是一個(gè)平帶MOS晶體管。即其中不存在電荷。
當柵極端子正向偏置時(shí)，能帶圖發(fā)生變化，如圖2第二張圖所示。（b） 。當強反轉表面處的電子隧穿進(jìn)入或穿過(guò)SiO層時(shí)，產(chǎn)生柵極電流。
另一方面，負柵極電壓導致來(lái)自n+多晶硅柵極的電子隧穿進(jìn)入或穿過(guò)SiO2層，產(chǎn)生柵極電流，如圖所示。2。（c） 。

Fowler-Nordheim隧道和直達隧道
在柵極和襯底之間主要存在兩種隧道機制。他們是：
Fowler-Nordheim隧穿，其中電子穿過(guò)三角形勢壘
直接隧穿，即電子通過(guò)階梯勢壘隧穿




圖3。帶圖顯示（a）Fowler-Nordheim隧道通過(guò)氧化物的三角形勢壘和（b）直接隧道穿過(guò)氧化物的階梯勢壘
您可以在上面的圖3（a）和圖3（b）中看到兩種隧道機制的能帶圖。


4.由于從襯底到柵極氧化物的熱載流子注入而導致的漏電流
襯底-氧化物界面附近的高電場(chǎng)激發(fā)電子或空穴，這些電子或空穴穿過(guò)襯底-氧化物接口并進(jìn)入短溝道器件中的氧化物層。熱載流子注入就是這種現象的術(shù)語(yǔ)。
圖4。描述電子由于高電場(chǎng)而獲得足夠能量以穿過(guò)氧化物勢壘的能帶圖（熱載流子注入效應）

電子比空穴更容易受到這種現象的影響。這是由于電子比空穴具有更低的有效質(zhì)量和更低的勢壘高度。


5.柵極感應漏極壓降（GIDL）引起的漏電流
以具有p型襯底的NMOS晶體管為例。當柵極端子處存在負電壓時(shí)，正電荷僅在氧化物襯底界面處建立。由于空穴積聚在襯底上，表面表現為比襯底更強的摻雜p區。
結果，沿著(zhù)漏極-襯底接觸的耗盡區在表面附近更?。ㄅc本體中的耗盡區的厚度相比）。

圖5。（a） 在漏極-襯底界面處沿表面形成薄耗盡區和（b）由于雪崩效應和BTBT產(chǎn)生的載流子引起的GIDL電流
雪崩和帶間隧道效應（如本研究第一部分所述）是由于薄的耗盡區和較大的電場(chǎng)而發(fā)生的。結果，在柵極下方的漏極區域中產(chǎn)生少數載流子，并且負柵極電壓將它們推入襯底。泄漏電流因此而上升。

6.穿孔效應引起的泄漏電流
因為在短溝道器件中，漏極和源極靠近在一起，所以?xún)蓚€(gè)端子的耗盡區會(huì )聚并最終重疊。據說(shuō)在這種情況下發(fā)生了“滲透”。
對于大多數來(lái)自源的載流子，穿透效應降低了勢壘。因此，進(jìn)入襯底的載流子的數量增加。漏極收集其中一些載流子，而其余載流子產(chǎn)生漏電流。